קצת מידע על Zen 6 שם קוד Medusa Point / Olympic Ridge

[TheCoolest]

סבבה, 13-16% בביצועים חישוביים נשמע לי כמו שדרוג מאד גדול, במיוחד אם אתה מוסיף גם את החישובים הווקטוריים... לא מבין על מה התלונה.

[Huber]

תקרא שוב. הכל יחסי. 13% דור לדור זה לא נחשב טוב בשום חומרה, לא ב CPU ולא ב GPU (תראה כמה תלונות יש מסוקרים ברשת על ה RTX 5080 לעומת ה 4080 למשל). ואם ניקח את זה ונשווה לשיפורים שהיו בדורות קודמים נגיע בדיוק לנקודה, זה הדור עם השיפור הכי קטן בצורה די בולטת.

וחישובים וקטוריים זה מצוין, אם אתה לקוח עיסקי. ללקוח פרטי זה משנה מה? זה בדיוק מה שציינתי, נראה שהדור הזה הם החליט להתמקד בשוק העסקי ודי פסחו על השוק הביתי. והסיבה לדעתי היא שהם יודעים שאין להם ממש תחרות שם מצד אינטל ושהשוק המוסדי הרבה יותר ריווחי (זה מה שקורה עם NVIDIA בדורות האחרונים ד"א). רע לנו כצרכנים ביתיים.

נקווה שבדור 6 הם יחזור לקפיצות שהם עשו בין דורות 1 ל 4.

[TheCoolest]

לא כולם עושים השוואות לפי ביצועים במשחקים (למרות שגם שם יש שיפור)

הנה הסיכום של גרוק לשיפורי הביצועים בין הדורות של AMD. אתה צודק שב-ZEN5 הקפיצה לא הייתה גדולה כמו בדורות הקודמים, אבל ככל שהארכיטקטורה מבשילה יש פחות ופחות מקומות ייעול ושיפור ללא שינויים דרסטיים.
לדעתי, 15-20% זה בהחלט קפיצה סבירה יחסית עבור דור חדש של CPU. אני חושב ש-AMD נתקלו בכל מני מגבלות בארכיטקטורה הפיסית של המעבדים שלהם.
זו אחת הסיבות לשינויים המסיביים שהם עושים ב-ZEN6.

[Huber]

מסתבר שחלק גדול מהביצועים הפושרים בדור הזה הוא הבקר זיכרון הלא מוצלח של AM5 בגירסה הביתית. בבדיקות שעשו החברה האלו (מאוד מקצועיים) יש שם כמעט 20% פוטנציאל ביצועים שהולך לאיבוד:

[Huber]

הסרטון מנתח את ארכיטקטורת הצ'יפלטים (Chiplet) החדשנית של AMD כפי שהיא מיושמת במעבד ה-APU הנייד Strix Halo, וחושף כיצד AMD משנה מהיסוד את טכנולוגיית הקישוריות בין הרכיבים שלה (Die-to-Die Interconnect).

Strix Halo, המיוצר בתהליך N4P של TSMC, משמש כמעין "ריצת מבחן" לדור הבא של מעבדי Zen 6.

1. ההבדל הגדול: מעבר ל-Fan-Out Interconnect
AMD מחליפה את שיטת הקישוריות הוותיקה שלה, Infinity Fabric On Package, המשתמשת ברכיבי SerDes (סדרתי/מקבילי) מבוססי PCI Express, בטכנולוגיית קישוריות חדשה שנקראת Fan-Out Interconnect או "ים של חוטים" (Sea of Wires).

יתרונות ה-Fan-Out Interconnect:

יעילות אנרגטית משופרת: שימוש ב-SerDes (כמו בדורות קודמים) צורך כוח רב עקב הצורך בהמרת אותות ובמהירויות שעון גבוהות. ה-Fan-Out Interconnect דורש הרבה פחות אנרגיה, מה שהופך אותו לאידיאלי עבור שבבים ניידים כמו Strix Halo, בהם כל וואט חשוב.

הפחתת השהיה (Latency): SerDes מוסיפים השהיה (Delay) כיוון שהם צריכים זמן כדי לבצע המרה של האותות. ה-Fan-Out Interconnect מעביר את המידע ישירות ללא צורך בעצירות או המרות, ומספק קישוריות נטולת מצב (Stateless).

צפיפות קישוריות גבוהה יותר: הטכנולוגיה החדשה מאפשרת שימוש במאות חיבורים זעירים, המרושתים במספר שכבות באמצעות טכנולוגיית אריזה מתקדמת של TSMC הנקראת InFO-OS (Integrated Fan Out - On Substrate).

2. ה-APU המפלצתי: Strix Halo
Strix Halo מורכב משלושה רכיבים: שני צ'יפלטים של מעבדי Zen 5 (CCDs) ורכיב SOC אחד גדול, בגודל של כ-307 מ"מ רבועים.

המערכת הפנימית של Strix Halo כוללת:

זיכרון אדיר: מערכת זיכרון רחבה במיוחד עם ממשק 256 ביט (כפול מרוב מעבדי ה-APU המתחרים), הכוללת 8 מודולי Low Power DDR5X ו-32 מגה-בייט של M-Cache (Infinity Cache).

כוח עיבוד גרפי חסר תקדים: ליבת GPU מובנית עצומה עם 40 יחידות חישוב (Compute Units) RDNA 3.5. זהו כוח גרפי שנמצא בדרך כלל בכרטיסי מסך ניידים ייעודיים (כמו RTX 4060/4070), והוא הסיבה לרוחב הפס הגדול של הזיכרון.

מעבד רשת נוירונית (NPU): יחידת NPU עוצמתית המכילה 32 ליבות XDNA, המבוססות על טכנולוגיה ש-AMD רכשה מ-Xilinx.

3. משמעויות לעתיד
Zen 6: הקישוריות החדשה צפויה להפוך לסטנדרט במעבדי השרתים והמובייל הבאים של AMD (Zen 6), בהם יעילות אנרגטית ו-Latency נמוך הם קריטיים.

אתגר 3D V-Cache: המעבר לאריזת Fan-Out מציב אתגר עבור טכנולוגיית 3D V-Cache של AMD, מכיוון שהיא הופכת את ניתוב הקישוריות דרך שכבת ה-V-Cache למורכב ביותר. לכן, ייתכן שבדור Zen 6 ה-3D V-Cache יחזור להיות מוצב מעל ה-CCD (במקום מתחתיו, כפי שנעשה ב-Zen 5).

לסיכום, Strix Halo מוכיח כי AMD מסוגלת לבנות שבב נייד יעיל וחזק במיוחד, שמעניק ביצועים של מחשב שולחני בגודל טאבלט, וסולל את הדרך למהפכה הבאה בארכיטקטורת המעבדים של החברה.

[TheCoolest]

אכן סרטון טכני מאד מעניין. גם באופן כללי בערוץ הזה יש הרבה סרטונים טכניים מאד מעניינים מהסוג הזה.

[Huber]

https://www.guru3d.com/story/tsmc-n2x-n ... -timeline/

TSMC N2X Node Slippage Could Impact AMD Zen 6 Timeline


דחייה בייצור שבבים: Zen 6 של AMD עלולה להתעכב עד 2027
המאמר מ-Guru3D דן בעיכוב בתהליך הייצור N2X של חברת TSMC (Taiwan Semiconductor Manufacturing Company), שעלול להשפיע על לוח הזמנים של השקת מעבדי Zen 6 של AMD. בעוד AMD שמרה על קצב עקבי של השקת מוצרים מדי שנתיים מאז Zen המקורי ב-2017, העיכוב בזמינות של שבבי N2X עלול ליצור את הפער הארוך ביותר בין דורות המעבדים של AMD מזה כמעט עשור, ועלול לדחוף את ההשקה המלאה של Zen 6 לשנת 2027.

אסטרטגיית AMD להתמודדות עם העיכוב

AMD צפויה לאמץ אסטרטגיה דו-שלבית כדי לנהל את המצב:

שלב ביניים (Zen 5 משופר): שחרור גרסאות משופרות של מעבדי Zen 5 על תהליך הייצור N2P המעודן מעט. גרסאות אלו צפויות לכוון לשוק המחשבים הניידים ופלחים בדרגת ביניים, ואולי יישאו שמות קוד כמו "מדוזה" (Medusa).

דחיית Zen 6: דחיית ההשקה המלאה של Zen 6, במיוחד של שבבי המחשב הנייח, עד שייצור שבבי N2X של TSMC יתייצב.

ההשלכות על שוק המעבדים

תלות ב-TSMC: העיכוב נמצא ברובו מחוץ לשליטתה של AMD, שכן היא תלויה במוכנות הייצור של TSMC.

יתרון זמני לאינטל: אינטל מתקדמת כרגע כמתוכנן עם השקת Nova Lake בשנת 2026, מה שעלול להעניק לה יתרון זמני בשוק המעבדים היוקרתיים.

גישת AMD המסורתית: AMD צפויה להשתמש במחזורי רענון ושדרוגים הדרגתיים, כפי שעשתה בעבר, כדי לשמור על תחרותיות במהלך עיכובים בייצור.

השורה התחתונה: לוח הזמנים של Zen 6 תלוי באופן קריטי בתהליך N2X של TSMC, וכל דחייה נוספת עלולה להאריך את העיכובים מעבר לשנת 2027.

[Huber]

https://overclock3d.net/news/cpu_mainbo ... -ocp-2025/


AMD officially confirms Zen 6 “Medusa” Ryzen CPUs at OCP 2025

[TheCoolest]

התקצירים האלה שאתה מביא זה AI, נכון? כי נראה שאפילו לא טרחת לקרוא את מה שהוא כתב לך.
כתוב במאמר הזה במפורש ש-MEDUSA זה ZEN 6, אז איך הגענו ל-ZEN5+? וכתוב גם שההשקה מתוכננת ב-2026, לא 2027 (אבל יכול להיות שבאמת תהיה דחיה)
מה ש-AMD צפויה לשחרר ב-2027 לפי המאמר המקושר זה את הקושחת קוד פתוח שלה (OpenSIL).

[Huber]

TheCoolest - נכון, אני משתמש בפרפלקסיטי, לרב הוא די אמין, הפעם הוא בהחלט הצליח לעשות סלט. ערכתי, מי שמעניין אותו שיקרא.

[bonder]

אתה הראשון שצריך לקרוא לפני שאתה מדביק פה דברים
לא הגיוני שכל תגובה שנייה שלך פה נכתבת על ידי AI ואתה בכלל לא קורה מה אתה מדביק.

[Huber]

bonder - תגיש תלונה רשמית בצינורות הרשמיים

מדהים איך זה תמיד המשתמשים שהכי פחות תורמים הכי הרבה מתלוננים

הנה, נתתי ל AI לחשב את התרומה האדירה שלך לפורום:

Per day: 0.021 messages

Per month: 0.64 messages

Per year: 7.58 messages

[Huber]

הנה מפת דרכים שפירסמה AMD היום בכנס שערכה לגבי ZEN 6 המאשר הגעה שלו ב 2026 על טכנולוגיית מזעור של 2NM:

https://videocardz.com/newz/amd-present ... rix-engine



אני לא יודע אם מישהו פה מתעניין במעביד EPYC, אם כן החרבה שיחררה היום מידע על המעבדים שישוחררו ב 2026 ויבוסס על ZEN 6:

https://www.servethehome.com/amd-epyc-v ... rformance/



AMD פירטה את תוכניותיה למעבד השרתים EPYC "Venice" (2026): מעבד זה מתוכנן לשימוש בליבות Zen 6 ו-Zen 6c בטכנולוגיית 2 ננומטר. מתוכנן לספק פי 1.7 ביצועים/יעילות ופי 1.3 צפיפות חוטים (כ-256 ליבות) בהשוואה לדורות קודמים.


ארכיטקטורה וטכנולוגיה: המעבד EPYC "Venice" יתבסס על ארכיטקטורות הליבה Zen 6 ו Zen 6c וישתמש בתהליך ייצור של 2 ננומטר (TSMC).
קישוריות (Interconnect): המעבד ישתמש בטכנולוגיית 5th Gen Infinity Fabric ויציג תמיכה ב-PCIe Gen6.
אריזה: צפויה שימוש בטכנולוגיית אריזה 2.5D.
מיקוד ב-AI: המעבד יכלול תמיכה בסוגי נתונים חדשים של AI וצינורות עיבוד (Pipelines) נוספים לבינה מלאכותית, מה שמהווה חלק חיוני משילובו במערכת Helios (מערך AI שלם).
השקה: Venice צפוי להיות מוכן להשקה עד הרבעון השלישי של 2026.

[Jabberwock]

חוות השרתים בארץ צריכות להתעשת ולקנות מעבדי EPYC.

[Huber]

AMD EPYC “9006” Embedded Venice CPUs Rock Up To 96 “Zen 6” Cores & PCIe Gen6, EPYC Embedded 2005 “Fire Range” & Annapurna Families Confirmed Too


https://wccftech.com/amd-epyc-9006-embe ... annapurna/

[Huber]

https://en.gamegpu.com/News/zhelezo/AMD ... and-144-MB


על פי ההדלפה, AMD מתכננת להגדיל את מספר הליבות המקסימלי במעבדי ה-Mainstream שלה:

Ryzen 9 (Zen 6 X3D): יעלה מ-16 ליבות (בדורות הנוכחיים) ל 24 ליבות.

Ryzen 7 (Zen 6 X3D): יעלה מ-8 ליבות ל 12 ליבות.

Ryzen 5 (Zen 6 X3D): צפוי לכלול 8 ליבות (במקום 6 כיום).

השימוש בטכנולוגיית 3D V-Cache בדור השישי צפוי להביא לנפחים חסרי תקדים:

מעבד ה 24 ליבות (Ryzen 9) יצויד בלא פחות מ 288MB של זיכרון מטמון (L3 Cache).

מעבד ה 12 ליבות (Ryzen 7) יצויד ב 144MB של זיכרון מטמון.

נפחים אלו אמורים לספק דחיפה עצומה בביצועי גיימינג ובעיבוד נתונים מורכב.

טכנולוגיית קישוריות (Interconnect): הדיווח מציין מעבר לשימוש בקישוריות 2.5D חדשה בין ה CCDs (צ'יפלטים של הליבות) לבין ה IOD (צ'יפלט הקלט/פלט). זה יאפשר רוחב פס גבוה בהרבה והשהיה (Latency) נמוכה משמעותית בין הליבות.

תהליך ייצור: המעבדים צפויים להיות מיוצרים בתהליך 2nm או גרסה משופרת של 3nm של חברת TSMC.

תושבת: המעבדים צפויים להמשיך להשתמש בתושבת AM5, בהתאם להבטחה של AMD לתמוך בתושבת זו לפחות עד 2027.

מה זה אומר על הביצועים?
הגדלת מספר הליבות ב-50% בדגמי ה Ryzen 7 וה Ryzen 9, בשילוב עם זיכרון המטמון העצום, מרמזת על כך ש AMD לא מסתפקת בשיפור הדרגתי, אלא מכוונת לקפיצת מדרגה משמעותית כדי להתחרות במעבדי ה Nova Lake העתידיים של אינטל.

חשוב לציין: מדובר בהדלפות המבוססות על מקורות בשרשרת האספקה ולא בהודעה רשמית של AMD. התאריכים המשוערים להשקת Zen 6 נעים סביב סוף 2026 או תחילת 2027.

[Akila]

ע"פ Toms Hardware זה יהיה 2nm לא 3nm

https://www.tomshardware.com/pc-compone ... pabilities

[Huber]

אם זה נכון לא נראה את הדור הזה לפני אמצע או אולי אפילו סוף 2026, כי זה המידע שמצאתי לגבי 2NM ב TSMC:

Current Status (Early 2026): Mass production began in Q4 2025 at TSMC's Fab 22 in Kaohsiung. Initial yield rates are reportedly strong (around 70%).

Commercial Launch (Late 2026): The first consumer devices using 2nm chips are expected in the second half of 2026.

[Huber]

הדלפה חדשה טוענת שמעבדי Zen 6 של AMD ישתמשו במבנה CCD של 12 ליבות (במקום 8 כיום).
המשמעות: מעבדי הדסקטופ (AM5) יוכלו להגיע עד ל 24 ליבות (שני CCDs של 12), עם זיכרון מטמון (L3) מוגדל של 48MB לכל CCD, בייצור בטכנולוגיית N2 של TSMC.

[ufffnick]

ואני תוהה מתי יגדילו את מספר הערוצי זיכרון.
זה היה הגיוני שיש 2 ערוצים כשהיו 4 ליבות, אבל כבר עכשיו, אצלי על 5950x עם 16 ליבות לדוגמא, שני ערוצים מהווים צוואר בקבוק בחלק מהחישובים שגורם לי לשקול Epyc/Xeon.