שרשור תגובות: סמסונג מתחילה ליצר את ה- DRAM המהיר ביותר בעולם

[zviwr]

למאמר: סמסונג מתחילה ליצר את ה- DRAM המהיר ביותר בעולם

[iSolt]

מטורף לחלוטין
מקווה שבעתיד זה יגיע גם לראם של המחשב בדור הקנונלייק שמחליף את סקיילייק ולא ישאר רק בכרטיסי מסך

[udif]

צריך להבין שזכרון כזה ניתן לחיבור רק כיחידה אחת עם המעבד, הרכיב הגרפי , או כל רכיב אחר שמדבר ישירות עם הזכרון.
זה גם מכתיב שכמות הזכרון נקבעת מראש ולא ניתנת לשינוי.
אף פעם לא נראה מודולי DIMM עם זכרון HBM.
לכל היותר נראה לפטופים עם כמות זכרון שנקבעה מראש וממומשת בעזרת HBM ללא יכולת הרחבה, או יכולת הרחבה רק בעזרת זכרון DDR4 איטי יותר.

[iSolt]

צריך להבין שזכרון כזה ניתן לחיבור רק כיחידה אחת עם המעבד, הרכיב הגרפי , או כל רכיב אחר שמדבר ישירות עם הזכרון.
זה גם מכתיב שכמות הזכרון נקבעת מראש ולא ניתנת לשינוי.
אף פעם לא נראה מודולי DIMM עם זכרון HBM.
לכל היותר נראה לפטופים עם כמות זכרון שנקבעה מראש וממומשת בעזרת HBM ללא יכולת הרחבה, או יכולת הרחבה רק בעזרת זכרון DDR4 איטי יותר.

...

למה אתה טוען ככה?
DDR5 יכול להתבסס על HBM

[udif]

בגלל שכל הרעיון של HBM זה לתכנן זכרון ברוחב עצום שהדרך היחידה לממשק אותו לרכיב אחר היא לבנות מה שנקרא MCM או multi chip module . ברכיב כזה יש כמה שבבים של HBM אחד על השני וכולם יושבים על הסיליקון של המעבד.
התקן הזה חוסך הספק כי כל קו נתונים לא צריך לדחוף קיבוליות של קונקטור DIMM , מוליך במעגל המודפס ועוד קונקטור של המעבד.
בנוסף אין שום סיכוי שבעולם לתכנן DIMM עם 2000 פינים כדי לתמוך בערוץ נתונים של 1000+ קווי דאטה.
גם לא ניתן לסנכרן כזו כמות של קווים על פני האורך הנדרש של מוליכים על המעגל המודפס. אורך המוליכים בין רכיב ה- HBM למעבד נמדד במילימטר או שניים ואילו בDIMM זה נמדד בסנטימטרים. זה גורם למה שנקרא skew (קצב בתקדמות שונה של סיגנלים במוליכים שונים באותו ה-bus), מה שמגביל את קצב השעון. אם המרחק קטן, גם ה- skew קטן וניתן להגדיל את קצב השעון.

[IamEzio]

לא , נתחיל מזה שDDR וHBM אלו שתי תכנולוגיות שונות לגמרי.

HBM בקצרה זה מגדלים של שבבי DRAM צפופים משמעותית מזכרון רגיל, ומהבסיס יש לך גישה ישירה לכל אחד מהשבבים בערמה בו זמנית, כל מגדל כזה נותן רוחב פס של 1024 ביט, שזה פי שניים מרוחב הפס הכי גבוהה שאפשר למצוא עם GDDR5 שזה 512ביט בליבת הHawaii כאשר אפילו nVidia לא ממש העזו לעבור את ה384 בדור האחרון, 1024 נקודות חיבור בתוך שטח שהוא פחות מס"מ מרובע זה לא משהו שאפשר לעבוד איתו סתם ככה, ופה יש לך 4 כאלה מחוברים ישירות לליבה הגראפית לרוחב פס כולל של 4096 ביט במקרה של Fiji בFury X לדוג'. הפתרון היחיד שהצליחו למצוא היה להשתמש בשבב סיליקון בין הPCB עצמו לבין הליבה הגראפית כדי לאפשר את החיבור הזה בין ארבעת המגדלים הצפופים לבין הליבה הגראפית, זה נקרא silicon interposer .

אחרי שהבנת את הקונספט של HBM , אני מניח שהבנת למה זה לא אפשרי עם DIMM's , כמות החיבורים ומרוכבותם דורשת חיבור ישיר ליחידות העיבוד אם זה מעבד או ליבה גראפית בגלל שאי אפשר לעשות שימוש במעגל מודפס רגיל.

בנוסף בשביל צורת העבודה של מעבד HBM לא נחוץ , כל ליבה גראפית בנויה מאלפי יחידות עיבוד עצמאיות שעובדות במקביל על חישובים, בליבה גראפית כמו Fiji שכוללת 4096 יחידות עיבוד נפרדות רוחב פס של 4096 אומר שכל יחידת עיבוד גראפי מקבלת גישה ישירה לחלק בזכרון, מה שמעסיק יותר טוב כל יחידת עיבוד בליבה. מעבד לעומת זאת מגיע עם 4 ליבות לוגיות לרוב ואם נלך על המעבד האקסטרים ביותר שאפשר זה עדיין Xeon עם "תכלס" 18 ליבות, זה לעומת ליבה גראפית עם 4096, הצורך לא באמת שם ,אלה יותר לזכרונות בתזמונים נמוכים יותר, זמן גישה נמוך יותר ומהירות גבוהה יותר. אבל לא רוחב פס.

איפה שכן צריך HBM משולב במעבדים זה בשביל APU's כי זאת ההגבלה הכי גדולה היום של ליבות גראפיות מובנות, מהירות הזכרון הנמוכה יחסית של המחשב ועוד משותפת עם המעבד לא מביאה ביצועים גרפיים מרשימים, אם היום לצרף אפילו כמות נמוכה של זכרון HBM בתוך APU לצד זכרון הRAM שכבר נקבע על ידי הלקוח אפשר היה לקבל ביצועים גראפיים הרבה יותר גבוהים.

[iSolt]

לא , נתחיל מזה שDDR וHBM אלו שתי תכנולוגיות שונות לגמרי.

HBM בקצרה זה מגדלים של שבבי DRAM צפופים משמעותית מזכרון רגיל, ומהבסיס יש לך גישה ישירה לכל אחד מהשבבים בערמה בו זמנית, כל מגדל כזה נותן רוחב פס של 1024 ביט, שזה פי שניים מרוחב הפס הכי גבוהה שאפשר למצוא עם GDDR5 שזה 512ביט בליבת הHawaii כאשר אפילו nVidia לא ממש העזו לעבור את ה384 בדור האחרון, 1024 נקודות חיבור בתוך שטח שהוא פחות מס"מ מרובע זה לא משהו שאפשר לעבוד איתו סתם ככה, ופה יש לך 4 כאלה מחוברים ישירות לליבה הגראפית לרוחב פס כולל של 4096 ביט במקרה של Fiji בFury X לדוג'. הפתרון היחיד שהצליחו למצוא היה להשתמש בשבב סיליקון בין הPCB עצמו לבין הליבה הגראפית כדי לאפשר את החיבור הזה בין ארבעת המגדלים הצפופים לבין הליבה הגראפית, זה נקרא silicon interposer .

אחרי שהבנת את הקונספט של HBM , אני מניח שהבנת למה זה לא אפשרי עם DIMM's , כמות החיבורים ומרוכבותם דורשת חיבור ישיר ליחידות העיבוד אם זה מעבד או ליבה גראפית בגלל שאי אפשר לעשות שימוש במעגל מודפס רגיל.

בנוסף בשביל צורת העבודה של מעבד HBM לא נחוץ , כל ליבה גראפית בנויה מאלפי יחידות עיבוד עצמאיות שעובדות במקביל על חישובים, בליבה גראפית כמו Fiji שכוללת 4096 יחידות עיבוד נפרדות רוחב פס של 4096 אומר שכל יחידת עיבוד גראפי מקבלת גישה ישירה לחלק בזכרון, מה שמעסיק יותר טוב כל יחידת עיבוד בליבה. מעבד לעומת זאת מגיע עם 4 ליבות לוגיות לרוב ואם נלך על המעבד האקסטרים ביותר שאפשר זה עדיין Xeon עם "תכלס" 18 ליבות, זה לעומת ליבה גראפית עם 4096, הצורך לא באמת שם ,אלה יותר לזכרונות בתזמונים נמוכים יותר, זמן גישה נמוך יותר ומהירות גבוהה יותר. אבל לא רוחב פס.

איפה שכן צריך HBM משולב במעבדים זה בשביל APU's כי זאת ההגבלה הכי גדולה היום של ליבות גראפיות מובנות, מהירות הזכרון הנמוכה יחסית של המחשב ועוד משותפת עם המעבד לא מביאה ביצועים גרפיים מרשימים, אם היום לצרף אפילו כמות נמוכה של זכרון HBM בתוך APU לצד זכרון הRAM שכבר נקבע על ידי הלקוח אפשר היה לקבל ביצועים גראפיים הרבה יותר גבוהים.

...

מה עם מחשב נייד או סמארטפון או טאבלט? שם מדובר הרי בPCB קטן מאוד ולא לוח אם עם חלקים נפרדים כמו במחשב נייח
האם גם שם HBM לא אפשרי למימוש? ולגבי הAPU כן אתה צודק מאוד, רק לאחרונה פורסם שNVIDIA מעבירה את סדרת הGT הפשוטה מDDR3 עצמאי לGDDR5 ושזה יצור שינוי 'גדול'. גם הליבות הגרפיות של אינטל השתפרו המון בשנים האחרונות. לדוגמא הליבה הגרפית של אינטל 530 (שמורכב על מעבד כמו 6700HQ) עובר את הביצועים הגרפיים של כרטיס מסך ייעודי GT920M עם 2GB DDR3 ייעודי של NVIDIA

[udif]

תעזוב, זה לא אפשרי. הסתפקתי ב- 20 שורות ולא התחלתי להסביר לעומק למה לא ניתן להריץ 1024 קווי דאטה עם שעון משותף על PCB אלא בקושי בין 2 צ׳יפים עם Silicon Interposer באמצע. זה קשור לקיבוליות של המוליכים שיגרמו לכל אות להימרח ולמנוע עבודה בתדר גבוה. בזכרון רגיל צריך לאזן 64 מוליכים באורך שווה כדי שההשהיות יהיו זהות. עם 1024 מוליכים זה פשוט בלתי אפשרי.
מעבר לזה, טכנולוגיית היצור של PCB פשוט לא יכולה לקבל צפיפות כזו של מוליכים. רק טכנולוגית יצור של ציפים מסוגלת לכזו צפיפות ולכן השימוש ב- silicon interposer.
חוץ מזה כמו שכבר נאמר, כמו ששיפור הביצועים במעבד במעבר מערוץ יחיד (64 ביט) ל- dual channel שזה 128 ביט פשוט זניח, אזי שימוש ב- HBM שקול למעבר של 16 ערוצים וגם שם התרומה זניחה.
מעבד רגיל זקוק ל- latency נמוך ו-cache גדול ולא לזיכרון רחב. הזכרון רק משמש למילוי ה- cache ומכיון שלרוב לאחר הבאת מילה מה-cache משתמשים רק במילה הראשונה או במקרה של קוד גם במילים הבאות לפי הסדר, אזי מילוי של שורת ה-cache לפי הסדר (החל מהמילה המבוקשת) גם אם היא לא קורית באותו מחזור שעון, מספיק בהחלט כדי לעמוד בקצב של המעבד.

[udif]

למען הסר ספק, כשדיברתי על לפטופ עם HBM התכוונתי ללפטופ עם מעבד עתידי שיתוכנן כך שיותקנו עליו מראש רכיבי HBM.
כמו שנאמר, זה לא ממש יעיל למעבד רגיל, אולי לשימוש בסט הוראות וקטורי (SSE, AVX או איך שקוראים ללהיט הנוכחי)
וגם אז לא נראה שזה שווה את המאמץ.

אפל וברודקום עושים דברים דומים (stacking) אבל עם רכיבי זכרון רגילים - אפל עושה את זה במעבדים של האייפון וברודקום במעבדים של הראסברי פיי המקורי
http://www.theregister.co.uk/2010/08/26 ... te_patent/

https://translate.google.co.il/translat ... edit-text=

צריך להבין שזכרון כזה ניתן לחיבור רק כיחידה אחת עם המעבד, הרכיב הגרפי , או כל רכיב אחר שמדבר ישירות עם הזכרון.
זה גם מכתיב שכמות הזכרון נקבעת מראש ולא ניתנת לשינוי.
אף פעם לא נראה מודולי DIMM עם זכרון HBM.
לכל היותר נראה לפטופים עם כמות זכרון שנקבעה מראש וממומשת בעזרת HBM ללא יכולת הרחבה, או יכולת הרחבה רק בעזרת זכרון DDR4 איטי יותר.

...

·